IMPLEMENTACIÓN EN CHIP VLSI DEL ALGORITMO CORDIC PARA LA SOLUCIÓN DE FUNCIONES TRIGONOMÉTRICAS (VLSI ON-CHIP IMPLEMENTATION OF THE CORDIC ALGORITHM FOR THE SOLUTION OF TRIGONOMETRIC FUNCTIONS)

Ramón Chávez Bracamontes, Víctor Manuel Vidrios Núñez, José Refugio Villaseñor Salvatierra, Humberto Bracamontes del Toro, Jesús Ezequiel Molinar Solís, Marco Antonio Gurrola Navarro

Resumen


En este trabajo se presenta una implementación del algoritmo CORDIC en tecnología VLSI con una arquitectura de 16 bits. Se propone una forma simplificada para resolver las funciones trigonométricas básicas por hardware con tiempos de ejecución de entre 16 y 36 ciclos de reloj. El diseño de la arquitectura fue sintetizada para fabricarse en un proceso de tecnología CMOS de 0.5 micras de On Semiconductor sobre una área de 1.88 mm². Este diseño nos habilita la generación de módulos IP aritméticos de alta eficiencia que nos permitirá el desarrollo de algoritmos en chips tipo ASIC indispensables en la línea de investigación de integración de sistemas digitales.

Palabra(s) Clave: Diseño VLSI, Funciones trigonométricas, Alliance CAD System, Algoritmo en Hardware.

 

Abstract

In this paper we present an implementation of the CORDIC algorithm in VLSI technology with a 16 bit architecture. A simplified form is proposed to solve the basic trigonometric functions by hardware with execution times of between 16 and 36 clock cycles. The design of the architecture was synthesized to be manufactured in a 0.5 micron CMOS technology process of On Semiconductor over an area of 1.88 mm². This design enables us to generate high efficiency arithmetic IP modules that will allow us to develop algorithms on ASIC-type chips that are indispensable in the digital systems integration research line.

Keywords: VLSI Design, Square Root, Alliance CAD System, Algorithm on Chip.


Texto completo:

1500-1511 PDF

Referencias


Bruce H. Edwards, Como multiplican y dividen las calculadoras, Vol VIII. 2000

Chaput J-P., Pétrot F. GenLib User’s Manual [en línea], Pierre & Marie Curie University, LIP6 ASIM Department, 2002. Disponible en://ftp.lip6.fr/lip6/softs/alliance/latest-checkout/alliance/src/genlib/doc/genlib.pdf

Chen, Chuen-Yau y Wen-Chih Liu. Architecture for CORDIC algorithm realization without ROM lookup tables. 2003.p. IV-544-IV-547 vol.4.

Duprat, J. y Muller, J. The CORDIC algorithm: new results for fast VLSI implementation. IEEE Transactions on Computers. 1993, vol 42, núm. 2, p. 168-178.

Lam K-S. Ak F. Alliance Tutorial, Part 1 VHDL Modeling and Simulation [en línea], Pierre & Marie Curie University, France, 2004. Disponible en: https://www-soc.lip6.fr/equipe-cian/logiciels/alliance/

LIP6, Alliance VLSI CAD System, [en línea], Pierre & Marie Curie University, Paris, France, 2018, Disponible en: https://www-soc.lip6.fr/equipe-cian/logiciels/alliance/

Muller, J.-M. (2016). Elementary Functions: Algorithms and Implementation. New York: Springer Science+Business Media

Pramod K. Meher, Javier Valls. 50 Years of CORDIC Algorithms, Architectures and Applications. IEEE Transactions on Circuits and Systems. 2009,

Takagi, N., Asada, T. y Yajima, S. . Redundant CORDIC methods with a constant scale factor for sine and cosine computation. IEEE Transactions on Computers. 1991, vol 40, núm. 9, p. 989-995.

The MOSIS Service, USC Information Sciences Institute, 2018, disponible en: https://www.mosis.com/what-is-mosis

Valls, Javier. Evaluation of CORDIC Algorithms for FPGA Design. Journal of VLSI Signal Processing. 2000.

Volder, Jack. The CORDIC Computing Technique. Proceedings of the Western Joint Computer Conference. 1959.

Walter, J.S. A unified algorithm for elementary functions. Spring Joint Computer Conference. 1971.

Walter, J.S. The Story of Unified CORDIC. Journal of VLSI Signal Processing. 2000.

Weste N-H. E., Harris D-M., CMOS VLSI Design a Circuit and Systems Perspective, 4th ed., U.S.A., Addison Wesley, 2011, pp. 615-657.






URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es

Barra de separación

Licencia Creative Commons    Pistas Educativas está bajo la Licencia Creative Commons Atribución 3.0 No portada.    

TECNOLÓGICO NACIONAL DE MÉXICO / INSTITUTO TECNOLÓGICO DE CELAYA

Antonio García Cubas Pte #600 esq. Av. Tecnológico, Celaya, Gto. México

Tel. 461 61 17575 Ext 5450 y 5146

pistaseducativas@itcelaya.edu.mx

http://pistaseducativas.celaya.tecnm.mx/index.php/pistas