Implementación en FPGA del algoritmo ICA para Cancelación de ruido en dispositivos móviles

Resumen

Actualmente se ha incrementado el uso de dispositivos móviles como celulares y tabletas electrónicas, las cuales manipulan muchas aplicaciones, y requieren de procesadores con mayor potencial de procesamiento. En este artículo se propone el uso de una arquitectura paralela en un FPGA (del inglés Field Programmable Gate Array), que realice la cancelación del ruido en tiempo real e independiente de las tareas del procesador de un equipo. La técnica utilizada es el Análisis de Componentes Independientes (ICA del inglés Independent Component Analysis), que se basa en las propiedades estadísticas de las señales en espacios multidimensionales, calcula los pesos sinápticos dato a dato y originalmente está inspirada en la arquitectura de las Redes Neuronales Artificiales. En el desarrollo se realizó la arquitectura con Simulink mediante el software de Matlab y posteriormente con un lenguaje de Descripción de Hardware HDL-Verilog (HDL del inglés hardware description language), se realizó la implementación en un FPGA; La conversión de las señales analógicas a digitales y digitales a analógicas, se realizó mediante un ADC y un DAC de 12 bits a una frecuencia de muestreo de 44Khz; y se obtuvieron resultados de la simulación y de los
experimentales.