SoC basado en un FPGA para Cuantización Vectorial
Resumen
Palabra(s) Clave(s): Cuantizador vectorial, FPGA, SoC.
Texto completo:
6-24 PDFReferencias
A. M. Montenegro Díaz, J.E. Ortiz Pinilla, Modelamiento Estadístico. Primera Edición. 2005. Universidad Nacional de Colombia. Colombia. Página 100.
ML505/ML506/ML507 Evaluation Platform User Guide. Xilinx®. Estados Unidos. 2011.
EDK Concepts, Tools, and Techniques, A
A. Ramírez, R. Gadea, “A mixed HW-SW system for fast codebook generation with the LBG algorithm”. Advances in Electronics and Micro-electronics. ENICS ’08. Septiembre 2008. International Conference On.
A. Ramírez, R. Gadea, “A wavelet VQ system for real-time video compression”. Journal of Real-Time Image Processing. Springer Link. Diciembre, 2007. Volume 2. Issue 4.
Intel® CoreTM i7 4710HQ Processor. ark.intel.com/es/products/78930/Intel-Core-i7-4710HQ-Processor-6M-Cache-up-to-3_50-GHz. Julio 2015.
Xilinx® University Program XUPV5-LX110T Development System. www.xilinx.com/univ/xupv5-lx110t.html. Julio 2015.
Tic. www.mathworks.com/help/mathlab/ref/tic.html. Julio 2015.
LogiCORE IP XPS Timer/Counter. Xilinx®. Estados Unidos. 2010.
M. Knapp-Cordes, B. Mckeeman. “Improvements to tic and toc Functions for Measuring Absolute Elapsed Time performance in Matlab”, Matlab Digest. mathworks.com. 2011.
URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es
Pistas Educativas está bajo la Licencia Creative Commons Atribución 3.0 No portada.
TECNOLÓGICO NACIONAL DE MÉXICO / INSTITUTO TECNOLÓGICO DE CELAYA
Antonio García Cubas Pte #600 esq. Av. Tecnológico, Celaya, Gto. México
Tel. 461 61 17575 Ext 5450 y 5146
pistaseducativas@itcelaya.edu.mx