ANÁLISIS DE MÉTODOS PARA LA EXTRACCIÓN DEL VOLTAJE DE UMBRAL EN TRANSISTORES MOS (ANALISYS OF METHODS FOR THRESHOLD VOLTAGE EXTRACTION IN MOS TRANSISTORS)
Resumen
El voltaje de umbral se considera un parámetro clave en el modelado y caracterización de un transistor MOS, pues define las regiones de trabajo del dispositivo (sub-umbral y región lineal). Este parámetro se encuentra en los distintos modelos de simulación junto con muchos más parámetros, e incluye características de manufactura, de materiales semiconductores y todos en conjunto describen el desempeño del transistor. Extraer este valor, de sus curvas características, depende de la complejidad del modelo analítico utilizado y del método numérico usado. En la literatura se han reportado distintos procedimientos para obtener el voltaje de umbral y en este artículo se describen los principales procedimientos de extracción y se analizan sus principios básicos de desarrollo. De igual manera se hacen validaciones en herramientas de simulación y de procesamiento numérico. Finalmente, se presentan los datos obtenidos.
Palabras clave: Voltaje de umbral, extracción, ajuste lineal, transconductancia, MOS.
Abstract
Threshold voltage is considered a key parameter in modeling and characterization of MOS transistors, it defines the device regions of operation (sub-threshold and linear region). This parameter is found on simulation models along with the other transistor parameters and include manufacturing and semiconductor materials features. Extracting this value, from its characteristic curves, depends of the complexity of the analytic model and the numeric method used. In the literature have been reported different procedures to obtain the threshold voltage and, in this article, the main extraction procedures are described and basic development principles are analyzed. Likewise, validations are made in simulation and numerical processing tools. Finally, obtained data are presented.
Keywords: Threshold voltage, extraction, lineal extrapolation, transconductance, MOS.
Texto completo:
135-150 PDFReferencias
Arora, N., MOSFET Modeling for VLSI Simulation: Theory and Practice, World Scientific, 2007.
Bult, K. & Wallinga H., A Class of Analog CMOS Circuits Based on the Square-Law Characteristics of an MOS Transistor in Saturation, IEEE Journal of Solid-State Circuits, 22, 357-365, 1987.
Dambrine, G., Cappy, A., Heliodore, F., & Playez E., A new method for determining the FET small-signal equivalent circuit, IEEE Transactions on Microwave, Theory and Techniques, 36, 1151-1159, 1988.
Dobrescu, L., Petrov, M. & Ravariu, C., Threshold voltaje extraction methods for MOS transistors, International Semiconductor Conference 23rd Edition. CAS 2000 Proceedings, 2000.
Garcia-Sanchez, F. J., Ortiz-Conde, A. & Liou, J. J. Parasitic series resistance-independent method for device model parameter extraction, IEE Proceedings – Circuits, Devices and Systems, 143, 68-70, 1996.
Ghibaudo, G., New method for the extraction of MOSFET parameters, Electronic Letters, 24, 543-545, 1988.
Jain, S., Measurement of threshold voltage and channel length of submicron MOSFET's, IEE Proceedings I - Solid-State and Electron Devices, 135, 162-164, 1988.
Liou, J. J., Ortiz-Conde, A. & Garcia-Sanchez, F. J., Extraction of the threshold voltage of MOSFET’s: An overview, IEEE Hong Kong Proceedings Electron Devices Meeting, 31-38, 1997.
Ortiz-Conde, A. et al, Revisting MOSFET threshold voltage extraction methods, Microelectron Reliab, http://dx.doi.org/10.1016/j.microrel.2012.09.015, 2012.
Purcell, Varberg & Rigdon, Cálculo Diferencial e Integral, 9na Edición, Pearson Education, 2007.
Schroeder, D. K., Semiconductor Material and Device Characterization, Wiley, New York, 1990.
Tsuno, M., Physically-based threshold voltage determination for MOSFET's of all gate lengths, IEEE Transactions on Electron Devices, 46, 1429 – 1434, 1999.
Walpole, R. E., Raymond, H. & Myers, S. L., Probabilidad y Estadística para Ingenieros, Octava edición, Prentice-Hall Hispanoamericana, S.A. México, 2007.
URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es
Pistas Educativas está bajo la Licencia Creative Commons Atribución 3.0 No portada.
TECNOLÓGICO NACIONAL DE MÉXICO / INSTITUTO TECNOLÓGICO DE CELAYA
Antonio García Cubas Pte #600 esq. Av. Tecnológico, Celaya, Gto. México
Tel. 461 61 17575 Ext 5450 y 5146
pistaseducativas@itcelaya.edu.mx