DESARROLLO DE UN SIMULADOR PARA ALGORITMOS DE SUSTITUCIÓN Y ESCRITURA DE MEMORIA CACHÉ ( DEVELOPMENT OF A SIMULATOR FOR CACHE REPLACEMENT ALGORITHMS AND WRITING)
Resumen
Actualmente los ordenadores trabajan cada vez más rápidos, esto se debe a que, al realizar ciertas tareas, el acceso a la información solicitada por el procesador se adquiere desde la memoria RAM en el menor tiempo posible, sin embargo, mientras se realiza este proceso se pierde la oportunidad de ejecutar otras tareas. La memoria caché es la encargada de solucionar el problema a través de la manipulación de los bloques de memoria, la actualización y escritura en caché utilizando los algoritmos de sustitución. El presente documento presenta el desarrollo de un simulador para algoritmos de sustitución y escritura de memoria caché, dicho simulador está basado en lenguaje HTML5 y JavaScript. El objetivo de este software es servir como apoyo en la impartición de clases para docentes a nivel licenciatura y comprender fácilmente el funcionamiento de la memoria caché, en la que intervienen las políticas de ubicación, extracción, reemplazo y escritura.
Palabras clave: simulador, memoria caché, algoritmos de sustitución, procesador, políticas de reemplazo.
Abstract
Currently computers are working faster and faster, one the reasons is when performing certain tasks, access to the information requested by the processor is acquired from the RAM in the shortest time possible, however, while this process is taking place the opportunity to perform other tasks is lost. The cache memory is responsible for solving the problem through the manipulation of memory blocks, updating and caching using replacement algorithms. This document presents the development of a simulator for replacement algorithms and cache writing, said simulator is based on HTML5 and JavaScript language. The objective of this software is to serve as support in teaching classes for teachers at the undergraduate level and easily understand the operation of the cache, which involves the policies of location, extraction, replacement and writing.
Keywords: simulator, cache memory, replacement algorithms, processor, replacement policies.
Texto completo:
45-59 PDFReferencias
Alfaro, F. J., Bermúdez, A., García, P. J., & Sánchez, J. L. (2010, July). SJM: Un simulador de jerarquías de memoria orientado a la docencia de arquitectura de computadores. In XVI Jornadas de Enseñanza Universitaria de la Informática (pp. 397-404). Universidade de Santiago de Compostela. Escola Técnica Superior d'Enxeñaría.
Barrachina Mir, S., Fabregat Llueca, G., Fernández Fernández, J. C., & León Navarro, G. (2015). Utilizando ARMSim y QtARMSim para la docencia de arquitectura de computadores.
Camacho Nieto, O., Villa Vargas, L. A., Díaz de León Santiago, J. L., & Yáñez Márquez, C. (2003). Diseño de Sistemas de Memoria Cache de Alto Rendimiento aplicando Algoritmos de Acceso Seudo-Especulativo. Computación y Sistemas, 7(2), 130-147.
Castilla, I., Moreno, L., Sigut, J., González, C., & González, E. J. (2004). SIMDE: Un simulador para el apoyo docente en la enseñanza de las arquitecturas ILP con planificación dinámica y estática. Proceedings of X Jornadas de Ensenanza Universitaria de la Informática (JENUI 2004), 505-508.
Castro, J. L. A. (2007). 8. Cache memory coherence protocol for distributed systems. Revista Técnica de la Facultad de Ingeniería Universidad del Zulia, 30(2).
Fan, Z., Haghdoost, A., Du, D. H., & Voigt, D. (2015, October). I/o-cache: A non-volatile memory-based buffer cache policy to improve storage performance. In 2015 IEEE 23rd International Symposium on Modeling, Analysis, and Simulation of Computer and Telecommunication Systems (pp. 102-111). IEEE.
Hendrantoro, G., & Affandi, A. (2015, May). Early result from adaptive combination of LRU, LFU and FIFO to improve cache server performance in telecommunication network. In 2015 International Seminar on Intelligent Technology and Its Applications (ISITIA) (pp. 429-432). IEEE.
López O, J., Rivera Zárate, I. & Hernández Bolaños, M. (2015). Simulador de Políticas de Ubicación, Sustitución y Escritura de Memoria Caché. [online] Boletin.upiita.ipn.mx. Available at: http://www.boletin.upiita.ipn.mx/index.php/ciencia/607-cyt-numero-47/1115-simulador-de-politicas-de-ubicacion-sustitucion-y-escritura-de-memoria-cache [Accessed 29 Mar. 2019].
Meizhen, W., Yanlei, S., & Yue, T. (2013, August). The design and implementation of LRU-based web cache. In 2013 8th International Conference on Communications and Networking in China (CHINACOM) (pp. 400-404). IEEE.
Molero, X., Rodas, Á., Pont, A., Sahuquillo, J., & Valiente, J. M. (2001). Diseño de experiencias prácticas sobre memoria cache. Actas de las VII Jornadas de Enseñanza Universitaria de Informática, Jenui, 3-8.
Navarro, J. E. (1997). Simulación bajo memoria compartida de un sistema distribuido que simula memoria compartida. In III Congreso Argentino de Ciencias de la Computación.
Next_U. (2019, junio 4) Ventajas y desventajas de Javascript [online] https://www.nextu.com Available at: https://www.nextu.com/blog/conoce-las-ventajas-y-desventajas-de-javascript/
Qian, L., Mei, Z., Pang, H., Yu, J., Zhu, G., Chen, H., & Bu, M. (2018, August). understanding Cache Policy to Evaluate Write Performance with Hierarchical Hardware. In 2018 10th International Conference on Intelligent Human-Machine Systems and Cybernetics (IHMSC) (Vol. 2, pp. 308-311). IEEE.
Rodríguez, M. A. V., Pulido, J. A. G., & Pérez, J. M. S. Enseñanza de Arquitecturas de Memorias Caché mediante Simuladores.
software.tripod (2019, junio 4 ) Microprocessor® 8085® software simulator kit Available at: http://8085software.tripod.com/index.html.
Vega, M. A., Martín, R., Zarallo, F. A., Sánchez, J. M., & Gómez, J. A. (2000). Smpcache: simulador de sistemas de memoria cache en multiprocesadores simétricos. XI Jornadas de Paralelismo. Granada.
Stallings, William. (2005). Organización y arquitectura de computadores (7 ª edición). Madrid (España): Pearson.
URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es
Pistas Educativas está bajo la Licencia Creative Commons Atribución 3.0 No portada. 
TECNOLÓGICO NACIONAL DE MÉXICO / INSTITUTO TECNOLÓGICO DE CELAYA
Antonio García Cubas Pte #600 esq. Av. Tecnológico, Celaya, Gto. México
Tel. 461 61 17575 Ext 5450 y 5146
pistaseducativas@itcelaya.edu.mx