PROTOTIPO DE APOYO PARA EMULAR EL FUNCIONAMIENTO DEL PROTOCOLO MESI (PROTOTYPE OF SUPPORT FOR EMULATING MESI PROTOCOL OPERATION)

Rodrigo Vázquez López, Esther Viridiana Vázquez Carmona, Juan Carlos Herrera Lozada, Miguel Hernández Bolaños, Magdalena Marciano Melchor

Resumen


En los sistemas multiprocesador los datos pueden residir tanto en distintos niveles de caché como en la memoria principal. Mantener la coherencia de los datos entre los diferentes cachés y la memoria principal se conoce como el problema de coherencia de caché, el cual se puede solventar con el uso de protocolos como MESI (Modified-Exclusive-Shared-Invalid). En este trabajo se presenta el desarrollo de un prototipo cuyo objetivo es explicar el funcionamiento del protocolo antes mencionado en cursos de arquitecturas avanzadas de computadoras vistos a nivel ingeniería. El prototipo emula el funcionamiento de un sistema multiprocesador de dos procesadores (cada uno con un único nivel de caché) y la memoria principal utilizando dos tarjetas Arduino. El sistema interactúa con el usuario por medio de botones para leer y modificar datos de la memoria, así como pantallas que despliegan el contenido de las cachés y el estado en el que se encuentran.

In the multiprocessor systems data can reside in different cache memory levels as in the main memory. Maintaining data coherence between different caches and main memory is known as the cache coherence problem, which can be solved with the use of protocols such as MESI (Modified-Exclusive-Shared-Invalid). This paper presents the development of a prototype whose objective is the explanation of the aforementioned protocol in courses of advanced computer architectures seen at the engineering level. The prototype emulates the operation of a multiprocessor system with two processors and the main memory using two Arduino boards. The system interacts with the user through means of buttons to read and modify data from the memory, as well as the screens that display the contents of the caches and the state in which they are located.


Texto completo:

1208-1221 PDF

Referencias


Arduino. Arduino Products. https://www.arduino.cc/en/Main/Products. consultado el 14 de agosto de 2018.

Arnau, L. V. Organización de Computadores, Capítulo 5 Multiprocesadores, Universidad de Valencia, Marzo, 2012.

Dunning D. Tipos de RAM: estática y dinámica. https://techlandia.com/tipos-ram-estatica-dinamica-info_290309/, consultado el 14 de agosto de 2018.

Gómez Luna, J., Herruzo Gómez, E., Benavides Benítez, J. I. MESI Cache Coherence Simulator for Teaching Purposes. CLEI, 2009.

INTEL, Intel 64 and IA-32 architectures software developer’s manual. Volume 1: Basic Architecture, Mayo 2018.

Jones, J. MESI cache coherency animation, Computer Architecture Animations. https://www.scss.tcd.ie/Jeremy.Jones/vivio/caches/MESIHelp.htm, 2018

Kehagias, D., Raptis, I. An Interactive MESI Cache Coherence Simulator for Educational Purposes. Proceedings of the 20th Pan-Hellenic Conference on Informatics, 61, November, 2016.

Laguéns, A. A., Mir, S. B., Quintana Orti, E. S. An Interactive Animation for Learning How Cache Coherence Protocols Work. Proceedings of INTED2011 Conference, 7-9, March, 2011.

Mallya, N. B., Patil, G., Raveendran, B. Simulation based Performance Study of Cache Coherence Protocols. Nanoelectronic and Information Systems (iNIS), 2015 IEEE International Symposium, 125-130, December, 2015.

Papamarcos, M. S., and Patel, J. H. A low-overhead coherence solution for multiprocessors with private cache memories. 25 years of the international symposia on Computer architecture, 284-290, 1998.

Pimentel, C. J., Pérez, R. P, Rivera, Z. I. Programa de simulación del protocolo de coherencia MESI, Boletín UPIITA, Núm. 35, Enero, 2013.

Stallings, W. Computer organization and architecture: designing for performance, 8th Edition, Pearson Education, India, 2006.

Tanenbaum, A. S. Organización de computadoras: un enfoque estructurado, 4ta edición, Pearson education, México, 2000.






URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es

Barra de separación

Licencia Creative Commons    Pistas Educativas está bajo la Licencia Creative Commons Atribución 3.0 No portada.    

TECNOLÓGICO NACIONAL DE MÉXICO / INSTITUTO TECNOLÓGICO DE CELAYA

Antonio García Cubas Pte #600 esq. Av. Tecnológico, Celaya, Gto. México

Tel. 461 61 17575 Ext 5450 y 5146

pistaseducativas@itcelaya.edu.mx

http://pistaseducativas.celaya.tecnm.mx/index.php/pistas