Procesamiento de imágenes en FPGA con visualización en una pantalla VGA

Resumen

En este trabajo se presenta la implementación de algoritmos básicos de procesamiento digital de imágenes sobre una plataforma FPGA. Los algoritmos que se implementaron fueron: 1) el negativo, y la obtención de gradientes en 2) la dirección x, 3) la dirección y y 4) la dirección xy. Para ello se diseñó un sistema modular con el lenguaje VHDL, usando la herramienta Active-HDL de Aldec y sintetizando mediante el entorno ISE de Xilinx. La implementación del sistema se hizo en la tarjeta Nexys-2, la cual tiene un FPGA Spartan 3E-500 de Xilinx. La imagen a procesar se recibe por el puerto serie de la tarjeta a una velocidad de 115200 baudios y tiene una resolución de 640 x 480 pixeles con 8 bits para el color. En la memoria de la tarjeta se almacena la imagen original y las imágenes resultantes del procesamiento, mediante tres interruptores se elige la imagen a mostrar en una pantalla VGA. Con el desarrollo del presente sistema se va organizando un repositorio de módulos funcionales que pueden reutilizarse para la implementación de algoritmos más complejos.