Efecto de Discontinuidadesde Interconexiones en Osciladores No-Convencionales utilizando Tecnologías CMOS Nanométricas

Javier Osorio Figueroa, Mónico Linares Aranda

Resumen


En este trabajo se muestra el impacto de los efectos indeseados de discontinuidades de vías presentes entre interconexiones durante el diseño de osciladores resonantes construidos en base a líneas de transmisión. Los resultados de simulación realizados, utilizando el programa HFSS (High Frequency Structural Simulator) y Mentor Graphics para diferentes tecnologías: 350, 180 y 130 nm; muestran que los efectos indeseados de interconexiones influyen en el funcionamiento de los osciladores y por lo tanto en el desempeño de redes de generación y distribución de señales a alta frecuencia utilizadas en la temporización y sincronización de circuitos integrados CMOS.

Texto completo:

205-222 PDF

Referencias


S. C. CHAN, P. J. RESTLE, N. K. JAMES, AND R. L. FRANCH, “A 4.6 GHz

resonant global clock distribution network,” IEEE International Solid- State

Circuits Conference (ISSCC), pp. 341–343, Feb. 2004.

S.C. CHAN, K.L. SHEPARD, AND P.J. RESTLE, “1.1 to 1.6GHz distributed

differential oscillator global clock network,” Proceedings of IEEE International Solid-State Circuits Conference, vol. 1, pp. 518-519, Feb. 2005.

A. J. DRAKE, K.J. NOWKA, T.Y. NGUYEN, J.L. BURNS, AND R.B. BROWN,

“Resonant clocking using distributed parasitic capacitance,” IEEE Journal of

Solid-State Circuits, vol. 39, no. 9, pp. 1520-1528, Sept. 2004.

JOHN STARR HAMEL AND RYAN NORRIS. “LC Tank Voltage Controlled

Oscillator Tutorial”, Waterloo, Ontario, Canada, http://pldworld.biz/ hdl/2/-

asic.uwaterloo.ca/files/vcotut.pdf, 2005.

FRANK P. O’MAHONY. “10GHz Global Clock Distribution Using Coupled

Standing Wave Oscillators,” PhD thesis, August 2003.

JOHN WOOD AND TERENCE C. Edwards. “Rotary Traveling-Wave Oscillator Arrays: A New Clock Technology,” IEEE Journal of Solid-State Circuits, Vol. 36, no. 11, pp. 1654-1665, 2001.

GRÉGOIRE G. LE GRAND DE MERCEY, “A 18GHz Rotary Traveling Wave VCO in CMOS with I/Q outputs,” Proceedings of the 29th European Solid-State Circuits Conference, pp. 489-492. 2003.

ANDRESS AND W. ; HAM, D. “RECENT, “Developments in Standing-Wave Oscillator Design,” IEEE Radio Frequency Integrated Circuits (RFIC) Symposium, pp. 119–122, 2004.

0.35 μm double-poly triple-metal CMOS Document. Austria Micro Systems.

0.18 μm Logic 1.8V/3.3 V 1P6M Process Topological Layout Rule. Ver. 2.13_P.1, 2010, United Microelectronics Corporation, 2003.

TSMC 0.13 μm CMOS Logic Design Rule (G/LV/LP. Document No. T-013-LODR-001, Taiwan Semiconductor Company.

http://www.globalspec.com/reference/82486/203279/chapter-2-metallic-carbonnanotubes-for-current-transport.

http://www.ansys.com/Products/Simulation+Technology/Electronics/Signal+Integrity/ANSYS+HFSS.

International Technology Roadmap for Semiconductores ITRS. 2003 Edition. http://www.itrs.net/home.htm.




Bookmark and Share


URL de la licencia: https://creativecommons.org/licenses/by/3.0/deed.es

Barra de separación

Licencia Creative Commons    Pistas Educativas está bajo la Licencia Creative Commons Atribución 3.0 No portada.    

TECNOLÓGICO NACIONAL DE MÉXICO / INSTITUTO TECNOLÓGICO DE CELAYA

Antonio García Cubas Pte #600 esq. Av. Tecnológico, Celaya, Gto. México

Tel. 461 61 17575 Ext 5450 y 5146

pistaseducativas@itcelaya.edu.mx

http://pistaseducativas.celaya.tecnm.mx/index.php/pistas