# EMULACIÓN EN FPGA DE TECNICA PARA CORRECCION DEL DESEQUILIBRIO I/Q APLICADO EN UN MODULADOR DIGITAL 256-QAM

#### Sergio Alberto Juárez Cazares

Instituto Politécnico Nacional, IPN-CITEDI sjuarez@citedi.mx

## Aldo Bonilla Rodríguez

Instituto Politécnico Nacional, IPN-UPIITA aldo.bonilla.r@gmail.com

## José Cruz Núñez Pérez

Instituto Politécnico Nacional, IPN-CITEDI nunez@citedi.mx

## Resumen

En este trabajo se presenta la metodología de diseño e implementación de un sistema para corrección del desequilibrio I/Q basado en una tarjeta DSP-FPGA. Este sistema utiliza series de Volterra para modelar el comportamiento no lineal del desequilibrio I/Q. El desempeño del sistema se demuestra utilizando una señal compleja 256-QAM con desequilibrio en fase y amplitud. El sistema desarrollado tiene como característica un bajo costo de implementación y alta flexibilidad del diseño, lo que permite modificaciones o expansiones futuras. Se utiliza la tarjeta de desarrollo Stratix III de Altera para implementación practica y verificación de los resultados experimentales del sistema propuesto. El sistema desarrollado es capaz de corregir el desequilibrio I/Q satisfactoriamente, tanto en fase como en amplitud. Este trabajo puede ser considerado como una alternativa de bajo costo para corregir el desequilibrio I/Q ya que no requiere de algoritmos complejos o equipo de medición adicional.

Palabras Claves: 256-QAM, corrección, desequilibrio, FPGA, modulador.

## Abstract

In this paper the design methodology for a I/Q imbalance correction system is presented based on a DSP-FPGA board. This system employs Volterra series to model the non-linear behavior of the I/Q imbalance. The system performance is verified using a 256-QAM complex signal with phase and amplitude imbalance. The implemented system has the advantage of having low implementation cost and a high design flexibility, which allows for future revisions or enhancement. The Stratix III FPGA board from Altera is employed for the practical implementation and result verification of the system. The developed system can compensate the I/Q imbalance, in amplitude and phase. This work can be considered as a low-cost alternative for I/Q imbalance correction given that it doesn't require additional measurement equipment nor uses complex algorithms.

Keywords: 256-QAM, correction, imbalance, FPGA, modulator.

## 1. Introducción

Actualmente, la industria de las telecomunicaciones demanda sistemas de modulación digital con una alta confiabilidad. Los avances en manufactura han permitido el desarrollo de circuitos integrados de alta densidad, haciendo posible la integración de sistemas digitales para telecomunicaciones de alto desempeño en forma de circuitos de aplicación específica (del inglés ASIC), System on Chip (SoC), entre otros [Dick, 2004]. En contexto, los dispositivos FPGA modernos poseen ventajas significativas para implementación en hardware, ofreciendo así una alternativa que permite una extensa verificación del diseño y así evitar implementaciones de diseños poco confiables.

Los sistemas de modulación digital disponibles en el mercado deben contar con una baja producción de espurias, de lo contrario se provocarán errores en el espectro de la señal tanto en el transmisor como en el receptor ocasionando alta tasa de error de bit (del inglés BER). Estas imperfecciones son más significativas en sistemas de comunicaciones de banda ancha [Erdogan, 2008] y en sistemas con modulación compleja causan el desequilibrio I/Q. El desequilibrio I/Q se produce cuando existe un desbalance en fase y amplitud de los canales I y Q. En el estado del arte se reportan diversos trabajos de medición y compensación del desequilibrio de I/Q [Erdogan, 2008].

El método descrito en [Asami, 2007] proporciona una metodología para corregir la cuadratura utilizando un detector de envolvente en el conversor de bajada. Sin embargo, necesita una estimación previa de las imperfecciones y posee un alto costo computacional ya que utiliza un algoritmo iterativo. En [Cavers, 1997] se presenta un algoritmo sencillo que permite cancelar las espurias producidas en el oscilador local (del inglés LO). No obstante, requiere de un analizador de espectro lo cual se traduce en gastos adicionales en hardware. En [Nash, 2009] se propone una metodología de calibración en moduladores QAM, se explora la presencia de un bloque extra en la retroalimentación para corregir el desbalance I/Q.

Actualmente, el mercado no cuenta con soluciones directas para corregir el desequilibrio I/Q. Sin embargo, existen diversas soluciones para este problema donde se utilizan métodos de calibración para la etapa de transición y recepción, como se detalla en [Nash, 2009].

En síntesis, la tendencia actual es compensar el desequilibrio I/Q haciendo uso de sistemas digitales [Snelgrove,1999], [Anttila, 2007], [Anttila, 2009], [Mattera, 2008]. Es por esto que utilizar dispositivos FPGA permite verificar el diseño y detectar errores a bajo costo comparado con los sistemas de diseño asistido por computadora (del inglés CAD), para el diseño de circuitos [Cong, 2011].

Por lo anterior, en este trabajo se presenta la metodología de diseño de un sistema para la corrección del desequilibrio I/Q basado en series de Volterra, y su implementación en FPGA. Este trabajo está organizado de la siguiente manera: en la sección 2 se explica la metodología y los fundamentos básicos del desequilibrio I/Q. La sección 3 describen los resultados de la implementación en FPGA. En la sección 4 se realiza la discusión de los resultados obtenidos. Finalmente, en la sección 5 se desglosan las conclusiones.

## 2. Métodos

Un sistema de comunicaciones moderno [Sen, 2012] se utiliza el dominio digital y análogo para el procesamiento de la señal. Este sistema se conoce como transceptor y está conformado por un transmisor, un canal de transmisión y un receptor, el diagrama de bloques del sistema se muestra en la figura 1.



Figura 1 Diagrama de bloques de un sistema de telecomunicaciones.

Los circuitos modernos de modulación comprenden modulaciones complejas basadas en componentes de variable compleja I/Q como 256-QAM para codificar información [Klymyshyn, 2002]. La modulación QAM requiere cambiar la fase y amplitud de una señal senoidal. Se utilizan dos señales portadoras desfasadas 90 grados entre sí. Estas señales representan la componente real (I) e imaginaria (Q) de la señal, las cuales se representan mediante las ecuaciones 1 y 2, en donde A representa la amplitud y  $\omega$  la fase.

$$I(t) = A\cos(\omega t) \tag{1}$$

$$Q(t) = A\sin(\omega t) \tag{2}$$

La metodología utilizada para la generación de una señal M-QAM rectangular, donde M representa 8, 16, 64 ó 256-QAM, por esta razón se utilizará la configuración 16-QAM para ilustrar su generación. En la ecuación 3 se define el tamaño del símbolo necesario para acceder a los M elementos de la constelación.

$$k = \log_2(M) \tag{3}$$

Para el caso de 16-QAM son necesarios 4 bits, la representación I-Q de la constelación se muestra en la figura 2.



Figura 2 Representación de una constelación 16-QAM.

Donde los puntos rojos representan la señal QAM, en cualquier constelación M-QAM es necesario asignar de manera no consecutiva los símbolos de cada punto de la constelación para restringir las decisiones erróneas de símbolo que provocaría un error de bit menos significativo (del inglés LSB). Por esto, se convierten los símbolos de entrada en símbolos codificados mediante código Gray usando mapas de Karnaugh, para asignar un símbolo a cada punto de la constelación, como se muestra en la tabla 1.

AB\CD	-3	-1	+1	+3
-3	0000 [0]	0001 [1]	0011 [3]	0010 [2]
-1	0100 [4]	0101 [5]	0111 [7]	0110 [6]
+1	1100 [12]	1101 [13]	1111 [15]	1110 [14]
+3	1000 [8]	1001 [9]	1011 [11]	1010 [10]

Tabla 1 Mapa de Karnaugh para 16-QAM.

El desequilibrio I/Q, se produce por una diferencia de ganancias en amplitud o fase entre las señales I y Q del esquema de modulación. Es decir, cualquier desequilibrio en fase será reflejado en la amplitud de la constelación y afectará su cuadratura, un ejemplo de este comportamiento se muestra en la figura 3.





Pistas Educativas Vol. 39 - ISSN: 2448-847X Reserva de derechos al uso exclusivo No. 04-2016-120613261600-203 http://itcelaya.edu.mx/ojs/index.php/pistas

~852~

En una transmisión I/Q, la ganancia y el desequilibrio pueden ser medidas fácilmente con un detector de potencia, el cual se encuentra en cualquier sistema de comunicaciones a la salida del amplificador de potencia (PA) [Niubó, 2015], véase la figura 1. Tomando  $f(\theta, \phi)$  como la señal a la entrada al amplificador, tenemos ecuaciones 4.

$$f(\theta, \emptyset) = I_t \cos(\omega t) - Q_t \sin(\omega t + \emptyset)$$
  

$$I_t = \cos(\omega_b t), \qquad Q_t = \sin(\omega_b t + \emptyset)$$
(4)

Donde  $\phi$  representa el desequilibrio en fase,  $\omega_b$  la frecuencia en *rad/s* de la señal moduladora,  $\omega$  frecuencia de la señal portadora,  $\theta$  desequilibrio entre las señales en banda base. Se obtiene ecuación 5.

$$f(\theta, \emptyset) = \cos(\omega_b t) \cos(\omega t) - \sin(\omega_b t + \emptyset) \sin(\omega t + \emptyset)$$
  
=  $\cos(\omega t) [\cos(\omega_b t) - \sin(\omega_b t + \emptyset) \sin(\emptyset)] - \sin(\omega t) [\sin(\omega_b t + \emptyset)] \cos(\emptyset)$  (5)

En la ecuación 5 se observa que la envolvente contiene la información del desequilibrio I/Q y la transformación de la fase a amplitud se tiene inherentemente en la arquitectura I/Q. Se debe encontrar  $\theta$  donde la sensibilidad de salida es maximizada para cualquier cambio en  $\emptyset$ . Considerando la ganancia  $G_{PA}$  del PA la función del  $E(\theta, \phi)$  se reescribe como se muestra en la ecuación 6.

.

$$E(\theta, \emptyset) = envelope[G_{PA} * f(\theta, \emptyset)]$$
$$= G_{PA} \sqrt{[\cos(\omega_b t)]^2 - 2 \sin(\omega_b t + \emptyset) \sin(\emptyset) \cos(\omega_b t) + [\sin(\omega_b t + \emptyset)]^2}$$
(6)

Al diferenciar  $E^2(\theta, \phi)$  con respecto a  $\phi$  se obtiene la sensibilidad  $S(\theta, \phi)$ , ecuación 7.

$$S(\theta, \emptyset) = -2G_{pA}^{2} * \operatorname{sen}(\omega_{b}t + \emptyset) \cos(\omega_{b}t) \cos(\emptyset)$$
(7)

En la ecuación 7 se demuestra que la sensibilidad de potencia alcanza su máximo cuando  $I_t = Q_t$  o  $Q_t = -Q_t$ . En este punto la sensibilidad es máxima para variaciones de la potencia de salida y cualquier cambio en  $\emptyset$ . La amplitud para  $\emptyset$  positivas se tiene cuando  $I_t = cos(\omega_b t) = -Q$ .

$$Tx_{out(\emptyset)} = G_{pA} * \cos(\omega_b t) \left[ 2\sin\left(\omega_b t + 45^{\circ \emptyset} / 2\right) \sin\left(45^{\circ} + \frac{\emptyset}{2} / 2\right) \right]$$
(8)

Para obtener los picos de la señal se calcula el módulo como se muestra en la ecuación 9.

$$\begin{aligned} |Tx_{out(\emptyset)}| &= 2G_{PA} * \sin\left(45^\circ + \frac{\emptyset}{2}\right) \\ |Tx_{out(\emptyset)}| &= M * \sin\left(45^\circ + \frac{\emptyset}{2}\right) \end{aligned} \tag{9}$$

Para corregir el desequilibrio I/Q en ganancia, se tiene:

$$I_t = A \cos(\omega_b t) \text{ y } Q_t = 0 \quad \text{con } P = P_l \qquad \qquad I_t = 0 \text{ y } Q_t = A \cos(\omega_b t) \text{ con } P = P_Q$$

Donde  $P_I$  y  $P_Q$  representan la potencia de salida del detector cuando solo está activo *I*, *Q* de manera respectiva. La ganancia de desacople puede calcularse mediante ecuación 10.

$$G_{desacople} = \sqrt{\frac{P_I}{P_Q}} \quad y \quad K = \sqrt{\frac{2P_I}{G_{PA}}^2} \tag{10}$$

Para corregir el desequilibrio en fase se tiene que al aplicar  $I_t = A \cos(\omega_b t) y Q_t = -G_{desacople} *A \cos(\omega_b t)$ . se garantiza que las señales serán sumadas con la misma amplitud y la salida se escribe en ecuación 11.

$$\left|Tx_{out(\emptyset)}\right| = M * \sin\left(45^\circ + \frac{\emptyset}{2}\right) \tag{11}$$

Conociendo M es fácil encontrar Ø.

$$\emptyset = \arcsin\left(\frac{|Tx_{out}|}{|M|}\right) - 45^{\circ} \tag{12}$$

La ecuación 12 demuestra que se puede calcular el corrimiento fase conociendo el factor M y del módulo de la señal a transmitir.

Sin embargo, es posible modelar el desequilibrio I/Q utilizando series de Volterra, las cuales se utilizan para describir la relación entre la entrada y salida de un sistema no lineal [Nuñez, 2013]. Siendo una alternativa ideal para modelar el comportamiento del desequilibrio I/Q. El modelo del desequilibrio I/Q en banda base complejo se muestra en la figura 4.



Figura 4 Modelo desequilibrio I/Q en banda base.

Donde x(n) es la señal transmitida, y(n) es la señal distorsionada y, u(n) describe el comportamiento del desequilibrio I/Q y v(n) son los coeficientes del sistema de compensación, descrito en la ecuación 13.

$$x(n) = \sum_{k=0}^{L-1} u(k)s(n-k) + \sum_{k=0}^{L-1} v(k)s^*(n-k)$$
(13)

Al rescribir la ecuación 1 en su forma matricial se obtiene la ecuación 14.

$$y_{IQ} = S_{IQ}C_{IQ} \tag{14}$$

Donde  $C_{IQ}$  es un vector columna que contiene los coeficientes del modelo,  $y_{IQ}$  es el vector de salida del sistema, debido a que se desea que la salida sea lineal respecto a la entrada se dice que  $y_{IQ} = x(n)$ .  $S_{IQ}$  es una matriz que describe la señal con desequilibrio I/Q descrita en las ecuaciones 15 y 16.

$$S_{IQ} = \left[S_{IQ}(n), S_{IQ}(n-1), \dots, S_{IQ}(n-L)\right]^{I}$$
(15)

$$S_{IQ}(i) = [s(i), s(i+1), \dots, s(N), s^*(i), s(i+1), \dots, s^*(N)]^T$$
(16)

En la ecuación 4 *N* representa el número de muestras de s(n), *L* es la longitud del vector de coeficientes  $C_{IQ}$ . Para resolver el sistema se utiliza el método de mínimos cuadrados. La ecuación 17 muestra el cálculo de los coeficientes.

$$C_{IQ} = (S_{IQ}^{H} S_{IQ})^{-1} * S_{IQ}^{H} * y_{IQ}$$
(17)

#### 3. Resultados

La implementación se realizó utilizando el entorno de Matlab/Simulink con DSP Builder. Para demostrar el funcionamiento del sistema se utilizará una señal modulada en 256-QAM cuya generación se explica detalladamente en [Juárez, 2017]. En la figura 5 se observa la constelación.



Figura 5 Constelación I/Q 256-QAM.

Se tomarán en cuenta 3 casos de desequilibrio I/Q, descritos en la figura 6:

- Desequilibrio IQ en amplitud -3dB.
- Desequilibrio IQ en fase de 60 grados.
- Desequilibrio IQ en amplitud +1dB.



Pistas Educativas Vol. 39 - ISSN: 2448-847X Reserva de derechos al uso exclusivo No. 04-2016-120613261600-203 http://itcelaya.edu.mx/ojs/index.php/pistas

Como se puede notar en la figura 6 se observa una comparación del desequilibrio I/Q presente en la constelación 256-QAM contra la constelación 256-QAM ideal, en el caso (a) se muestra la compresión de -3dB, en (b) se aprecia un desfase de 60 grados y finalmente en (c) se observa el caso de saturación +1dB.

Definidos los casos del desequilibrio, se realizó la implementación del modelo para obtener la salida del compensador descrito en la ecuación 14 utilizando DSP Builder, como se muestra en la figura 7.



Figura 7 Módulo de corrección del desequilibrio I/Q en DSP Builder.

Una vez realizada la etapa de corrección se integra el proyecto completo en DSP Builder, donde se programan cada uno de los casos y se introduce la etapa de corrección del desequilibrio I/Q como se muestra en la figura 8.

En la entrada del modulador se introduce una señal interna de escalera la cual pasa por todos los valores desde 0 hasta 255, idealmente se debe utilizar la señal que se desea modular, en este caso se optó por la señal escalera para mostrar el correcto funcionamiento del sistema. Esta implementación trabaja en una frecuencia de reloj de 50 MHz, la tarjeta de adquisición de datos Terasic Modelo

MNL-01016-1.0 la cual cuenta con 2 convertidores A/D y 2 D/A con una resolución de 14 bits. En la figura 9 se observa el banco de pruebas y el sistema funcionando.



Figura 8 Implementación en DSP Builder.



Figura 9 Implementación del Sistema en FPGA.

Pistas Educativas Vol. 39 - ISSN: 2448-847X Reserva de derechos al uso exclusivo No. 04-2016-120613261600-203 http://itcelaya.edu.mx/ojs/index.php/pistas ~858~

# 4. Discusión

El procedimiento para la corrección del desequilibrio I/Q en amplitud y fase presente en una señal 256-QAM se realizó siguiendo la metodología propuesta en la sección 2. Para calcular los coeficientes del modelo no-lineal basado en series de Volterra se utilizó una longitud de entrenamiento de L=2, el cual genera 6 coeficientes. En la figura 10a se observa la corrección del desequilibrio I/Q en -3 dB de amplitud, el cual es corregido satisfactoriamente como se muestra en la figura 9b. Asimismo, la figura 11a posee desequilibrio I/Q en fase de 60 grados, mismo que es corregido mediante el sistema como se presenta en la figura 11b. Finalmente, en la figura 12a se aprecia desequilibrio I/Q en amplitud de +1dB, mientras que en la figura 12b se obtiene el resultado sin desequilibrio I/Q.



Figura 10 Señales I (rosa) y Q (amarillo) respecto al tiempo y Constelación (I vs Q) vistas en osciloscopio.

Los recursos utilizados por esta implementación en la tarjeta de desarrollo Stratix III de Altera se muestran en la tabla 1.

Como se observa en la Tabla anterior la cantidad de recursos utilizados están en rangos bajos de 14%, lo cual se traduce en un bajo costo de implementación y una alta flexibilidad, en una posible fabricación en circuito integrado.

El sistema desarrollado demuestra la capacidad de corrección del algoritmo tanto en amplitud como en fase. Cabe señalar que en el futuro se evaluara una verificación del error vector magnitud (del inglés EVM) y una verificación de la tasa de error de bit (del inglés VER). No obstante, es posible corroborar los resultados obtenidos debido a que la forma del trazo en modo X-Y recupera su cuadratura original.



(b)

Figura 11 Señales I (rosa) y Q (amarillo) respecto al tiempo y Constelación (I vs Q) corregida 60°. Señal I/Q y Constelación, vistas en osciloscopio.



Figura 12 Señales I(rosa) y Q(amarillo) respecto al tiempo y Constelación (I vs Q) Corrección de 1dB, vistas en osciloscopio.

Pistas Educativas Vol. 39 - ISSN: 2448-847X Reserva de derechos al uso exclusivo No. 04-2016-120613261600-203 http://itcelaya.edu.mx/ojs/index.php/pistas

~860~

Bloques Lógicos	Utilizados	Disponibles	Total
Funciones Combinacionales	14,351	119,088	13%
ALUTs de Memoria	161	56,800	<1%
Numero de registros lógicos	15,679	113,600	14%
Numero de pines	51	744	7%
Bits de memoria	0	5,630,976	0%
Bloques DSP de 18 bits	38	384	10%
PLLs	1	8	13%
DLLs	0	4	0%

Tabla 1 Resumen de recursos utilizados del FPGA.

## 5. Conclusiones

Este artículo presenta la metodología completa de diseño de un sistema para corrección del desequilibrio I/Q digital implementado en una tarjeta DSP-FPGA. El sistema fue implementado en la tarjeta FPGA Stratix III de Altera y se puede considerar como alternativa de bajo costo para la corrección del desequilibrio I/Q y la industria de fabricación de demoduladores. Se desarrolla una metodología de diseño integral capaz de funcionar con cualquier tipo de señal I/Q, además, es capaz de corregir el desequilibrio tanto en amplitud como en fase, dotándolo con una alta flexibilidad de implementación, lo cual provee al sistema una ventaja en cuanto a expansiones futuras, o integración con otros sistemas se refiere. Los resultados de la implementación demuestran su bajo costo y efectividad ya que se requiere una cantidad mínima de recursos lógicos para su puesta en marcha, obteniendo resultados precisos.

# 6. Bibliografía y Referencias

- [1] Anttila, L., Valkama, M. & Renfors, M., Circularity-Based I/Q Imbalance Compensation in Wideband Direct-Conversion Receivers, IEEE Trans. Veh. Technol., vol. 57, no. 4, pp. 2099–2113, 2008.
- [2] Cavers, J. K., New methods for adaptation of quadrature modulators and demodulators in amplifier linearization circuits, IEEE Trans. Veh. Technol., Vol. 46, num. 3, pp. 707–716, 1997.
- [3] Anttila, L., Valkama, M. & Renfors, M., Blind Compensation of Frequency-Selective I/Q Imbalances in Quadrature Radio Receivers: Circularity -Based

Approach, IEEE International Conference on Acoustics, Speech and Signal Processing - ICASSP '07, vol. 3, pp. 245–248, 2007.

- [4] Asami, K., An algorithm to evaluate wide-band quadrature mixers", 2007IEEE International Test Conference, pp. 1–7, 2007.
- [5] Cong, J., Liu, B., et al, High-Level Synthesis for FPGAs: From Prototyping to Deployment, IEEE Trans. Computer-aided Design of Integrated Circuits and Systems., vol. 30, no. 4, pp. 473-791, 2011.
- [6] Dick, C., Harris, F., & Rice, M., FPGA Implementation of Carrier Synchronization for QAM Receivers, Journal of VLSI Signal Processing 36, pp. 57-71, 2004.
- [7] Erdogan, E. S., & Ozev, S., Single-Measurement Diagnostic Test Method for Parametric Faults of I/Q Modulating RF Transceivers, 26th IEEE VLSI Test Symposium (vts 2008), pp. 209–214, 2008.
- [8] Juarez-Cazares, S. A., Nuñez-Perez, J.C., et al, Sistema de Modulación Digital Compleja 256-QAM Basado en FPGA, Revista Aristas: Investigación Básica y Aplicada., Vol. 6, Núm. 11, pp. 99-105, 2017.
- [9] Klymyshyn, D. M., FPGA implementation of multiplierless M-QAM modulator, in Electronics Letters, vol. 38, no. 10, pp. 461-462, 2002.
- [10] Lee, C. P., Behzad, A., et al, A Highly Linear Direct-Conversion Transmit Mixer Transconductance Stage with Local Oscillation Feedthrough and I/Q Imbalance Cancellation Scheme, IEEE International Solid State Circuits Conference - Digest of Technical Papers, pp. 1450–1459, 2006.
- [11] Mattera, D., Paura, L., & Sterle, F., MMSE WL Equalizer in Presence of Receiver IQ Imbalance, IEEE Trans. Signal Process., vol. 56, no. 4, pp. 1735–1740, 2008.
- [12] Sen, S., Devarakond, S. K., & Chatterjee, A., Phase Distortion to Amplitude Conversion-Based Low-Cost Measurement of AM-AM and AM-PM Effects in RF Power Amplifiers, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 20, no. 9, pp. 1602-1614, 2012.
- [13] Nash, E., Correcting imperfections in IQ modulators to improve RF signal fidelity, 2009.

- [14] Niubó-Aleman, T., Nuñez-Perez, J.C, et al, Diseño e implementación en un FPGA de un detector de fase para corregir el desequilibrio en señales I/Q, ELECTRO, Vol. 37, pp. 98-103, 2015.
- [15] Nuñez-Perez, J.C., Cardenas-Valdez, J.R., et al, Flexible test bed for the behavioural modelling of power amplifiers, COMPEL, vol. 33, no. 12, pp. 355-375, 2013.
- [16] Snelgrove, W. M., A novel adaptive mismatch cancellation system for quadrature IF radio receivers, IEEE Trans. Circuits Syst. II Analog Digit. Signal Process., vol. 46, no. 6, pp. 789–801, 1999.