Comparación de Modelos para Inductores Integrados en Tecnología CMOS

Eric Gutierrez-Frias

Universidad de Guadalajara, Centro Universitario de Ciencias Exactas e Ingenierías (CUCEI), Boulevard General Marcelino GarcíaBarragán 1421, Olímpica, Guadalajara, México. eric.gutierrez@alumno.udg.mx

Edwin Becerra-Alvarez

Universidad de Guadalajara, Centro Universitario de Ciencias Exactas e Ingenierías (CUCEI), Boulevard General Marcelino GarcíaBarragán 1421, Olímpica, Guadalajara, México. edwin.becerra@cucei.udg.mx

Resumen

En este artículo se implementaron 15 inductores integrados en una tecnología CMOS 0.35 µm de TSMC, los cuales ocupan un área de 6.42 mm². Por otro lado, se analizaron cuatro modelos para dichos inductores, donde estos se comparan con inductores de un kit de diseño en Cadence Virtuoso® para verificar su desempeño. Dando como resultado un error relativo menor al 14% en 10 inductores. Sin embargo, en los inductores restantes no hay similitud debida en parte a la falta de flexibilidad en el kit de diseño.

Palabras Claves: Inductores Integrados, CMOS, Radio-Frecuencia.

1. Introducción

Debido al crecimiento de los últimos años en los sistemas de comunicaciones integrados, el interés por los inductores integrados aumentó en la misma proporción, ya que, desde que Nguyen demostró que es posible integrar inductores en un Circuito Integrado (CI) [1], el uso de éstos se extendió a diversos circuitos de Radio-Frecuencia (RF), tales como

Amplificadores de Bajo Ruido (LNAs, del inglés *Low Noise Amplifiers*) [2, 3], Mezcladores (del inglés *Mixers*), Osciladores Controlados por Voltaje (VCO, del inglés *Voltage Controlled Oscillator*) entre otros.

Diferentes modelos se desarrollaron para obtener un diseño adecuado que se ajuste a los procesos de fabricación de CI [4, 5, 6, 7, 8], sin embargo, la mayoría de estos modelos utilizan métodos numéricos, formulas empíricas y ajuste de curvas.

Por lo tanto, son relativamente imprecisos, además de que no son escalables en dimensiones y en parámetros de fabricación de CI. Sin embargo, para el diseño de inductores integrados y su optimización se requiere de un modelo eléctrico que sea manejable matemáticamente, debido a este requerimiento que propuso un modelo eléctrico para inductores integrados en silicio [9], donde dicho modelo es escalable para las geometrías del inductor, lo cual permite predecir y mejorar el factor de calidad.

Por otro lado, la clave que permite crear un modelo eléctrico del inductor se basa en la capacidad de cuantificarlos efectos parásitos de éste. De esta manera, el modelo eléctrico equivalente (ver Fig. 1) puede reproducir los fenómenos físicos que ocurren en el inductor integrado, donde, *Ls* y *Rs* son la inductancia y resistencia serie del inductor respectivamente, *Cs*el acoplamiento capacitivo entre espiras, *Cox* representa la capacitancia de óxido entre la espira y el substrato de silicio, y finalmente *Csi* y *Rsi* son la capacitancia y resistencia del substrato de silicio respectivamente [4, 10, 11].



Fig. 1. a) Modelo eléctrico equivalente del inductor integrado [6], b) Corte transversal del modelo eléctrico del inductor integrado.

Sin embargo, la característica inherente y una de las más importantes en el modelo eléctrico del inductor es *Ls*, la cual de acuerdo a la Ley de Ampere se define como la relación que existe entre el campo magnético y la causa que lo produce, es decir, la corriente eléctrica que fluye a través de un conductor cerrado [24]. Por lo tanto, para determinar el valor de *Ls* se han reportado diversos modelos en la literatura [5, 12-14].

Además, es importante señalar que no todos están enfocados al modelo eléctrico del inductor integrado, siendo por esto que a continuación se analizarán los modelos más importantes para estimar dicha inductancia.

2. Modelos para la Obtención de Ls

Para obtener *Ls* se requiere cuantificar el inductor físicamente, por lo que se utiliza como punto de partida un inductor integrado cuadrado (ver Fig. 2), siendo las características principales de éste: el diámetro exterior *dout*, diámetro interno *din*, espaciado entre espiras *s*, ancho de la espira *w*, distancia entre el centro de los segmentos (*In*) *d* y numero de vueltas del inductor *n*.

Por otro lado, el cálculo de la inductancia se basa en la auto inductancia e inductancia mutua de una espira, esta última se produce cuando hay dos o más espiras por las cuales fluye una corriente, donde dicha corriente puede ser positiva o negativa dependiendo de la dirección de las corrientes entre conductores [16]. De esta manera, Green house fue el primero en proponer la segmentación del inductor para calcular la inductancia total de los inductores planos [15], donde el modelo de segmentación del inductor consiste en una aproximación de la sumatoria de las auto inductancias de los segmentos que conforman al inductor y de la relación que existe entre cada uno de los segmentos (inductancias mutuas), es decir, la sumatoria de todas de todas las inductancias mutuas negativas y positivas.



Fig. 2. Características de un Inductor integrado cuadrado.

$$Ls_{\text{Greenhouse}} = \sum L_{0G} + \sum M_{+G} + \sum M_{-G}$$
(1)

Donde L_{0G} , M_{+G} y M_{-G} son la inductancia de cada segmento (auto inductancia), la inductancia mutua positiva entre segmentos y la inductancia mutua negativa respectivamente. Sin embargo, para el cálculo de estas ecuaciones el modelo de Green house hace uso de las ecuaciones propuestas por Grover [16].

Por otro lado, en base en las ecuaciones de Grover, el modelo de Green house(también conocido como modelo de segmentación) calcula la auto inductancia de cada segmento de la siguiente forma:

$$L_{0G} \approx 2l \left[log\left(\frac{2l}{w+t}\right) + 0.50049 * \left(\frac{w+t}{3l}\right) \right]$$
(2)

Además, es importante señalar que la inductancia mutua entre dos conductores paralelos está en función de la longitud de los conductores, y de la distancia geométrica media entre ellos [16]:

$$M = 2 * l * Q$$

(3)

donde el número de segmentos en el inductor está determinado por el producto del número de lados por vuelta y el número de vueltas.

Por lo tanto, la complejidad de este modelo se incrementa conforme al número de segmentos. Sin embargo, aunque el modelo de segmentación ofrece precisión y diferentes velocidades de cálculo (dependiendo del número de segmentos), carece de expresiones simples y precisas que disminuyen la versatilidad de adaptarse al modelo eléctrico del inductor. Por lo cual, Mohan desarrolló expresiones más simplificadas para calcular la inductancia total de un inductor plano de diferentes formas (cuadrado, hexagonal, octagonal y circular) [17].

Cabe señalar que estas expresiones están distribuidas en dos modelos, donde (4) es un modelo en el que Mohan realiza una modificación a la ecuación presentada originalmente por Wheeler [18]. Además, dicha ecuación está basada en coeficientes dependientes de la forma del inductor *K*1y *K*2, la permeabilidad magnética del vacío μ 0, el diámetro promedio del inductor *d_{ava}* y la densidad de metal del inductor ρ .

$$L_{\text{Mohan}W} \approx K1 * \mu 0 \ \frac{n^2 * d_{avg}}{1 + K2 * \rho}$$
(4)

Sin embargo, para el caso del segundo modelo (5) propuesto por Mohan, se utiliza la aproximación de los lados de las espiras mediante hojas simétricas de densidades de corriente equivalentes. Por ejemplo, en el caso de un inductor cuadrado, se tienen cuatro hojas trapezoidales simétricas de corriente (ver Fig. 3), donde dichas hojas simétricas en los lados opuestos son paralelas entre sí, mientras que las adyacentes son ortogonales. Por lo tanto, considerando la simetría y el hecho que las hojas ortogonales tienen inductancia mutua de cero, el cálculo se puede simplificar a evaluar la inductancia de una sola hoja y la inductancia mutua entre la hoja opuesta [19].



Fig. 3. Aproximación de los lados de las espiras mediante hojas simétricas.

Por lo cual, se puede demostrar que la expresión resultante está basada en coeficientes dependientes de la forma del inductor $c_{1,c_{2,c_{3}}}$ y c_{4} .

$$L_{\text{MohanCS}} \approx \frac{\mu 0 * n^2 * d_{avg} * c1}{2} * \left[log\left(\frac{c2}{\rho}\right) + c3 * \rho + c4 * \rho^2 \right]$$
(5)

Sin embargo, aunque las expresiones de Mohan son relativamente simples, no son lo suficientemente exactas, debido a que dichas expresiones son empíricas, ya que utilizan un gran número de factores de ajuste, con el fin de lograr una elección adecuada de la función de inductancia [21].

Por lo tanto, para solventar la necesidad de obtener expresiones simples para el modelo eléctrico, Jenei desarrolló expresiones basadas en parámetros físicos (de geometría), las cuales pretenden ser fácilmente aplicables al diseño de un inductor integrado [21]. Además, cabe señalar que el punto de inicio de este modelo es la segmentación del inductor, como en el modelo de Green house [15] [20], sin embargo, las expresiones de dicho modelo se derivan del más importante caso práctico: un inductor con centro hueco, un diámetro interior arbitrario y una longitud [19]. De esta manera, la inductancia total de un inductor se basa en las sumatorias de L_{0I} , $M_{-I}yM_{+I}$.

Además, es importante señalar que la inductancia total del inductor es similar al modelo de segmentación (1), sin embargo, la diferencia entre los modelos radica en que los cálculos para el modelo de Jenei están basados en la interacción de los segmentos promedios (ver Fig. 4a), a diferencia del modelo de segmentación que se basa en la suma de cada segmento asociado.

Por lo cual, para determinar el valor de la auto inductancia promedio, se utiliza como base las ecuaciones de Grover [16]. De esta manera, dicha ecuación está basada en longitud total del inductor *Ito,* y está dada por:

$$L_{0J} \approx \frac{\mu 0}{2\pi} * ltot * \left[log \frac{ltot}{n * (w+s)} - 0.2 \right]$$
(6)

Por otro lado, las expresiones de las inductancias mutuas, al igual que en el modelo de Mohan, se benefician de la simplicidad de las propiedades de simetría (ver Fig. 3), y por consiguiente, los segmentos paralelos de la geometría del inductor (ver Fig. 4b, contribuyen a la inductancia mutua negativa [20]. Por lo cual, el modelo propone una expresión para M_{-1} dependiente de *ltot* y de *n*.

$$M_{-J} \approx \frac{0.47 * ltot * n}{2 \pi} \tag{7}$$

De esta manera, el elemento faltante para determinar la inductancia total del inductor integrado es M_{+J} , donde hay una contribución de las interacciones entre los segmentos adyacentes del mismo lado del inductor cuadrado (ver Fig. 5a) [21]. Por lo cual, la expresión propuesta por el modelo para M_{+J} está en función de la distancia promedio *d*

$$M_{+J} \approx \frac{\mu 0}{2\pi} * ltot (n-1) *$$
 (8)

$$\left[log\left(\sqrt{1 + \left(\frac{ltot}{4 * n * d}\right)^2} + \frac{ltot}{4 * n * d}\right) - \sqrt{1 + \left(\frac{4 * n * d}{ltot}\right)^2} + \frac{4 * n * d}{ltot}\right]$$



Fig. 4. a) Interacción de los segmentos promedios del inductor integrado utilizando simetría. b) Segmentos de lados opuestos del inductor contribuyen a la inductancia mutua negativa.

Sin embargo, estas expresiones del modelo de Jenei, aunque están basadas en el modelo eléctrico del inductor integrado, carecen de la precisión necesaria para un diseño adecuado de éste [22].

Por lo cual, Asgaran de forma similar que Jenei desarrolló expresiones para describir *Ls* basado en el modelo eléctrico del inductor integrado [21]. De esta manera, en el modelo de Asgaran al igual que en el de segmentación y en el de Jenei, la inductancia total del inductor, requiere de tres variables, la autoinductancia del inductor L_{0A} y de otra restante, la cual corresponde a M_{-A} y a M_{+A} (1).

Por otro lado, para determinar la autoinductancia y las inductancias mutuas positivas y negativas, el modelo utiliza expresiones basadas en los conceptos de distancia geométrica media (GMD), distancia aritmética media (AMD), distancia aritmética cuadrática media (AMSD) y la aproximación de los lados de las espiras utilizando hojas simétricas de densidades de corriente equivalentes [19] (ver Fig. 5b).



Fig. 5. a) Segmentos adyacentes del mismo lado del inductor contribuyen a la inductancia mutua negativa. b) Aproximación de los lados de las espiras mediante hojas simétricas e Interacción de los segmentos promedios del inductor integrado.

Siendo las expresiones del modelo:

$$L_{0A} \approx \frac{2 * \mu 0 * n}{\pi} * \left\{ d_{avg} * \left[\frac{1}{2} + \log\left(\frac{2 \, d_{avg}}{w}\right) \right] + 0.178w \right\}$$
(9)

$$M_{-A} \approx \frac{2 * \mu 0}{\pi} * 0.47 * n^2 * d_{avg}$$
(10)

(11)

$$\begin{split} M_{+A} &\approx \frac{2 * \mu 0}{\pi} * \left\{ n_i (2n - n_i - 1) * d_s \left[log \left(\frac{2d_s}{w + s} \right) - 1 \right] - 2 \\ &\quad * d_s [log(P) + (n - n_i) * log(n!)] + \frac{\left[\sqrt{2} - log(1 + \sqrt{2}) \right]}{3} \\ &\quad * n(n + 1)(3n - 2n - 1)(w + s) \right\} \end{split}$$

De esta manera, en los modelos anteriores se desarrollaron expresiones para obtener *Ls* para el modelo eléctrico del inductor integrado. Por lo cual, en la siguiente sección se describirá el diseño de varios inductores integrados, los cuales se diseñaron utilizando una tecnología CMOS 0.35 µm.

3. Diseño de Inductores Integrados

La tecnología utilizada para el diseño de los inductores integrados es un proceso de fabricación CMOS 0.35µm de TSMC y se obtuvo a través de MOSIS [23]. Esta tecnología tiene como principales características, un voltaje de alimentación de 3.3 V, cuatro niveles de metalización, dos capas de poli-silicio, y un espesor para la oblea de 760 µm. Sin embargo, para el diseño de los inductores, se utilizaron los metales más altos de la tecnología debido a que éstos tienen la menor resistencia por cuadrado:

$$M4 = 0.04 \ \Omega/_{\blacksquare}, \qquad M3 = 0.07 \ \Omega/_{\blacksquare}$$
(12)

Por otro lado, se diseñaron 15 inductores variando su geometría: *s,w, dout*, y *n;*para obtener diferentes inductancias (ver Tabla 1). Finalmente, una vez dimensionados los inductores, se procedió a simularlos y los resultados se presentan en la siguiente sección.

4. Resultados de Simulación

Es importante señalar que los inductores diseñados ocupan un área de 6.42 mm² y se fabricaron en un chip multi-proyecto (ver Fig. 6). Por otro lado, se calcularon los modelos

y se utilizó el entorno de Cadence Virtuoso® para la simulación de los inductores integrados (ver Tabla 2).Por lo tanto, cabe señalar que existe similitud entre los resultados obtenidos de los modelos y el simulador para los inductores 1 a 6 y 8 a 11, donde dicha similitud se debe principalmente al hecho de que el dimensionamiento de los modelos con los obtenidos del simulador es aproximadamente igual.

De esta manera, se calculó el error relativo [25] utilizando la media de los modelos y el valor obtenido del simulador, siendo dicho error: 2.3%, 2.7%, 8.5%, 10.5%, 1.5%, 8.4%, 8.0%, 13.8%, 6.2% y 7.8% respectivamente; indicando una adecuada aproximación entre los modelos y el simulador.



Fig. 6. Microfotografía de los inductores integrados.

Sin embargo, existen casos aislados donde no hay similitud entre sí, por ejemplo en los inductores 7 y 12 a 15, ya que se obtienen errores relativos de 29.5%, 82.3%, 428.7%, 394.6%, 361.7% respectivamente, la causa de ello se debe en parte en la falta de flexibilidad en el kit de diseño, ya que este último tiene un rango limitado en los parámetros de dimensionamiento del inductor, y de manera instantánea se refleja en un limitado rango de inductancias. Por último, cabe señalar que una de las características más importantes y que tiene poca flexibilidad en el simulador es *dout*, donde dicha variable está en función de *n* y *w*, las cuales son los factores principales que afectan el valor de *Ls*.

No. de Inductor	s(µm)	<i>w</i> (µm)	<i>dout</i> (µm)	N
1	3.0	15	145	3.0
2	2.0	5	300	6.0
3	5.0	5	100	3.0
4	8.0	30	300	3.0
5	5.0	5	160	2.0
6	5.0	5	190	6.0
7	5.0	5	300	13.5
8	1.5	2	100	3.0
9	6.0	10	200	2.0
10	3.0	10	200	2.5
11	4.0	10	200	6.0
12	5.0	10	800	2.0
13	5.0	9	800	3.0
14	5.0	20	800	3.0
15	5.0	15	800	4.0

 Tabla 1. Dimensionamiento de los inductores integrados.

Tabla 2. Resultados de Simulación.

No. de	Mohan (4)	Mohan (5)	Jenei	Asgaran	
Inductor	(nH)	(nH)	(nH)	(nH)	Virtuoso ® (nH)
1	1.11	1.15	1.08	1.42	1.16
2	21.91	22.21	21.14	22.92	21.46
3	1.09	1.10	1.22	1.311	1.09
4	2.26	2.31	2.16	2.76	2.15
5	1.91	1.97	1.93	2.20	1.97
6	7.23	7.24	6.37	7.67	6.58
7	29.76	30.50	25.56	27.60	21.89
8	1.95	2.09	2.22	2.28	1.98
9	2.05	2.09	2.05	2.47	1.90
10	2.78	2.81	3.05	3.07	2.76
11	4.58	4.66	4.61	4.94	4.36
12	15.25	17.83	18.46	18.98	9.67
13	15.48	18.33	19.01	19.62	3.42
14	15.43	16.42	17.61	16.86	3.35
15	24.01	25.51	25.20	26.08	5.46

5. Conclusiones

En este trabajo se presentaron los principales modelos para el cálculo de la inductancia *Ls,* donde cabe señalar que existe similitud entre los modelos, los cuales se basan principalmente en el modelo eléctrico equivalente del inductor integrado.

Por otro lado, al realizar una comparación entre los modelos y los resultados de simulación se obtuvo un error relativo menor al 14% en 10 de los 16 inductores integrados. Además, es importante señalar que los modelos ofrecen mayor flexibilidad en comparación con el kit de diseño (ver Fig.7), ya que permiten implementar inductores a la medida de los requerimientos, y obtener valores de inductancia que no son posibles utilizando dicho kit de diseño. Sin embargo, de acuerdo a los requerimientos de diseño y a los modelos aquí presentados, *Ls* se puede determinar con mejor precisión a costa de un mayor tiempo de cálculo, y viceversa.







Fig.8. PCB de dos caras diseñada para la caracterización de los inductores.

Finalmente, como trabajo futuro se realizará la caracterización del chip fabricado, para lo cual se diseñó una PCB de pruebas (ver Fig.8) y de esta manera, se realizará la medición para obtener el valor de *Ls*, y así comprobar el adecuado funcionamiento de los modelos de inductores integrados presentados anteriormente.

6. Referencias

- N. M. Nguyen, R. G. Meyer, "Si IC-compatible inductors and LC passive filters". IEEE Journal of Solid-State Circuits.Vol. 25.No 4. 1990.P. 1028-1031.
- [2] E. C. Becerra-Alvarez, F. Sandoval-Ibarra and J.M. de la Rosa, "Continuously-Tuned 1-V 90-nm CMOS LNAs for Multi-Standard Wireless Applications". Proc. of the 2011 Workshop on Analog and Digital Electronic Design (WADED).Oct. 5–7 2011.
- [3] Amor, M. B., Loulou, M., Quintanel, S., & Pasquet, D., "An integrated 0.35 μm CMOS technology inductor for wideband LNA application". Proc. of the 16th international conference on Telecommunications. May 2009, pp. 313-317.
- [4] K. B. Ashby, I. A. Koullias, W. C. Finley, J. J. Bastek, and S. Moinian, "High Q Inductors for wireless applications in a complementary silicon bipolar process". IEEE JSSC. Vol. 31. No. 1. Jan. 1996. P. 4-9.
- [5] M. Niknejad, Robert G. Meyer. "Analysis, design, and optimization of spiral inductors and transformers for Si RF ICs". IEEE Journal of Solid-State Circuits.Vol. 33.No. 10. 1998.P. 1470-1481.
- [6] J. N.Burghartz, M. Soyuer, K. A. Jenkins, "Microwave inductors and capacitors in standard multilevel interconnect silicon technology". IEEE Trans. M n.Vol. 44.No. 1. P. 100-104.

- [7] Hizon, J. R. E., Rosales, M. D., Alarcon, L. P., & Sabido, D. J. "Integrating spiral inductors on 0.25 μm epitaxial CMOS process". Proc. Of the Microwave Conference Asia-Pacific. Vol. 1, December 2005, pp. 4-pp.
- [8] Goni, A., Del Pino, J., Gonzalez, B., & Hernandez, A. "An analytical model of electric substrate losses for planar spiral inductors on silicon". IEEE transactions on electron devices, 2007, 54(3), 546-553.
- [9] C. P. Yue, C. Ryu, J. Lau, T. H. Lee, S. S. Wong, "A physical model for planar spiral inductors on silicon". Proc. of the IEEE IEDM'96. 1996.
- [10] I. T. Ho. S. K. Mullick, "Analysis of transmission lines on integrated circuit chips".IEEE Journal of Solid-State Circuits.Vol. 2.No. 4. Dec. 1967.P. 201-208.
- [11] H. Hasegawa, M. Furukawa, H. Yanai, "Properties of microstrip lineon Si-Si02system". IEEE Trans. M U.Vol. 19.No. 11. Nov.1971.P. 869-881.
- [12] D. Lovelace, N. Camilleri, G. Kannell, "Silicon MMIC inductor modeling for high volume, low cost applications". Microw. J. Aug. 1994.P. 60–71.
- [13] J. R. Long and M. A. Copeland, "The modeling, characterization, anddesign of monolithic inductors for silicon RFIC's".IEEE Journal of Solid-State Circuits.Vol. 32. Mar. 1997.P. 357–369.
- [14] J. Crols, P. Kinget, J. Craninckx, M. S. J. Steyaert, "An analytical model of planar inductors on lowly doped silicon substrates for high frequency analog design up to 3 GHz".Symp. VLSI Circuits Dig. Tech. Papers. June 1996. P. 28–29.
- [15] H. M. Greenhouse, "Design of planar rectangular microelectronic inductors".IEEE Transactions on parts, hybrids, and packaging.Vol.PHP-10.No. 2.1974, P. 101-109.
- [16] F. W. Grover, Inductance Calculations.1946. Ed. Dover. New York.

- [17] S. S. Mohan, M. M. Hershenson, S. P. Boyd, T. H. Lee, "Simple accurate expressions for planar spiral inductances". IEEE Journal of Solid State Circuits. Vol. 34. Oct. 1999. P. 1419-24.
- [18] H. A. Wheeler, "Simple inductance formulas for radio coils". Proc. of the Institute of Radio EngineersVol. 16.No. 10. Oct. 1928.P. 1398–1400.
- [19] S. S. Mohan, "The design, modeling and optimization of on-chip inductor and transformer circuits".PhD Thesis. Stanford University. Dec. 1999.
- [20] Nolasco, O., Sandoval, F., Ortega, E., & Gurrola, J. (2013, November). "Passive inductors in silicon: A design proposal". IEEE Power, Electronics and Computing (ROPEC), November 2013 IEEE International Autumn Meeting on (pp. 1-6). IEEE.
- [21] S. Jenei, B. Nauwelaers and S. Decoutere, "Physics based closed-form inductance expression for compact modeling of integrated inductors".IEEE Journal of Solid State Circuits.Vol. 37. Jan. 2002.P. 77-80.
- [22] S. Asgaran. "New accurate physics-based closed-form expressions for compact modeling and design of on-chip spiral inductors". Microelectronics, Proc. of the 14th International Conference on 2002-ICM. IEEE. 2002. P. 247-250.
- [23] http://www.mosis.com. Abril. 2014.
- [24] G. L. Pollack, D. R. Stump, "Electromagnetism", San Francisco, CA.Addison Wesley. 2002. Vol. 537.
- [25] http://teleformacion.edu.aytolacoruna.es/FISICA/document/fisicaInteractiva/medid as/glosario2.htm. Abril. 2014.

7. Autores

Ing. Eric Francisco Gutiérrez Frías, recibió el grado de Licenciatura en Ingeniería en Comunicaciones y Electrónica de la Universidad de Guadalajara en el 2012, siendo su

tesis "Amplificador Operación al de Transconductancia Implementado en Tecnología CMOS". Actualmente es estudiante de la Maestría en Ciencias en Ingeniería Electrónica y Computación en la Universidad de Guadalajara en el área de diseño de circuitos integrados.

Dr. Edwin Christian Becerra Alvarez, recibió el grado de Licenciatura en Ingeniería en Comunicaciones y Electrónica de la Universidad de Guadalajara en el 2004, el grado de Maestro en Ciencias en Ingeniería Eléctrica del CINVESTAV en el 2006 y el grado de Doctor en Microelectrónica de la Universidad de Sevilla, España. Desde el 2010 labora en la Universidad de Guadalajara. Su área de interés son los circuitos integrados CMOS de Radio-Frecuencia.